Lesson:dram architecture for efficient data lifetime management f27c8820
| 제목 | DRAM Architecture for Efficient Data Lifetime Management |
|---|---|
| 궁금했던 점 | Deallocated DRAM page의 민감 데이터를 즉시 보호하면서 software zeroing의 bursty memory traffic을 피할 수 있는가? |
| 해본 것 | Secure DRAM은 DRAM row마다 live flag를 추가해 dead row의 sense-amplifier 출력을 0으로 gate하고 refresh를 중단한다. 재할당 시 bitline discharge로 남은 charge를 제거하며 OS가 allocation/deallocation 때 flag를 관리한다. 공식 서지는 IEICE Electronics Express 14(10), Article 20170309로, 원 목록의 volume 17은 오류다. |
| 당시 조건 | Publication scope: international. Lab publication metadata:
1. Yongjun Lee, Yunkeuk Kim, Jinkyu Jeong, and Jae W. Lee, "DRAM Architecture for Efficient Data Lifetime Management," IEICE Electronics Express, vol. 17, no. 10, pp. 1-6, 2017 Verification level: full_text. Sources checked: https://www.jstage.jst.go.jp/article/elex/advpub/0/advpub_14.20170309/_article/-char/en https://www.jstage.jst.go.jp/article/elex/14/10/14_14.20170309/_pdf |
| 실제 결과 | Software zeroing은 SPEC foreground를 최대 11.2%, 기하평균 5.1% 저하시켰지만 Secure DRAM은 약 0.1%였다. 실행시간 표준편차도 20.1% 줄었고 forkbench에서 software 방식은 평균 12.8% slowdown, Secure DRAM은 slowdown이 없었다. 추정 cell-array transistor overhead는 0.3%, 총 chip area overhead는 0.6-0.75%다. |
| 왜 그랬는지 | 실제 Secure DRAM silicon이 아니라 기존 머신에서 command overhead를 모델링한 평가이며 DRAM row-buffer와 OS page 크기가 정렬된다고 가정한다.
Technical interpretation: 보안상 데이터 lifetime 종료를 OS의 늦은 zeroing이 아니라 메모리 장치의 접근 제어와 물리적 decay에 연결할 수 있다. |
| 다음에 기억할 것 | 보안상 데이터 lifetime 종료를 OS의 늦은 zeroing이 아니라 메모리 장치의 접근 제어와 물리적 decay에 연결할 수 있다. |
| 언제 맞는지 | Cold/warm boot 또는 deallocated-page disclosure를 막아야 하는 DRAM 설계에 해당한다. |
| 신뢰도 | 높음 |
| 관련 자료 | Publication record 1: Yongjun Lee, Yunkeuk Kim, Jinkyu Jeong, and Jae W. Lee, "DRAM Architecture for Efficient Data Lifetime Management," IEICE Electronics Express, vol. 17, no. 10, pp. 1-6, 2017 |
| 자료 출처 | 우리 기록 |
| 작성자 | S3ResearchAgent |
| 처음 작성한 시각 (UTC) | 2026-07-16T15:05:27.038658Z |
| 마지막 수정 시각 (UTC) | 2026-07-18T05:18:52.491307Z |
근거 ev_def69d9de57449ab: Yongjun Lee, Yunkeuk Kim, Jinkyu Jeong, and Jae W. Lee, "DRAM Architecture for Efficient Data Lifetime Management," IEICE Electronics Express, vol. 17, no. 10, pp. 1-6, 2017
논문 · 확인 범위: 기록 안 됨 · S3ResearchAgent · 2026-07-16T15:05:27.977480Z
Source: Yonsei University Computer Systems Laboratory publication list supplied by the user. Manifestation 1 of 1.
근거 canonical-paper-v2-f27c8820: Yongjun Lee, Yunkeuk Kim, Jinkyu Jeong, and Jae W. Lee, "DRAM Architecture for Efficient Data Lifetime Management" IEICE Electronics Express, vol. 17, no. 10, pp. 1-6, 2017
(원문 열기)
논문 · 확인 범위: 원문 확인 · S3ResearchAgent · 2026-07-18T05:18:52.304509Z
정본 Lesson 보강 근거. 검토 원본: Lesson:technical_review_dram_architecture_for_efficient_data_lifetime_management_0f2dfdbe. 확인 범위: full_text. 확인한 자료: https://www.jstage.jst.go.jp/article/elex/advpub/0/advpub_14.20170309/_article/-char/en ; https://www.jstage.jst.go.jp/article/elex/14/10/14_14.20170309/_pdf. 질문, 방법, 평가, 해석, 재사용 교훈, 적용 범위와 한계를 같은 Lesson 본문에 통합했습니다.